PATENT ABSTRACTS OF JAPAN

(11) Publication number:

29.06.1988

02-010333

(43) Date of publication of application: 16.01.1990

(51)Int.CI.

GO2F 1/136 HO1L 27/04 HO1L 27/12

(21) Application number : 63-161207

(71)Applicant : SHARP CORP

(22) Date of filing:


(70)

(72)Inventor: HIBINO YOSHITAKA

HIROBE TOSHIHIKO

FUKAMI SEIJI

(54) ACTIVE LIQUID CRYSTAL DISPLAY DEVICE



(57) Abstract:

PURPOSE: To suppress the grain roughening of the border surface between an additional capacity electrode and a dielectric film and to improve the dielectric strength by using a film which consists principally of a two-layered silicon nitride material differing film formation condition as the dielectric film of the additional capacity element.

CONSTITUTION: A gate electrode 2 and a gate path bar electrode 3 are formed on a substrate 1 and anode-oxidized to form a lower gate insulating film 4 of tantalum oxide. Then the additional capacity Cs electrode 13 made of a transparent conductive film and a Cs bus bar are formed by sputtering and photoetching and a lower dielectric film 14 is formed of a silicon nitride film covering said electrode and bar completely. The film formation temperature of the lower dielectric film 14 made of the low-temperature

silicon nitride film is set to 250°C and the film formation temperature of an upper dielectric film 5 made of high-temperature silicon nitride film is set to 350°C. Thus, the grain roughening of the border surface between the additional capacity electrode and dielectric film is suppressed to increase the dielectric strength.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

일본공개특허공보 평02-010333호(1990.01.16) 1부.

⑩ 日本国特許庁(JP)

①特許出願公開

@ 公 開 特 許 公 報 (A) 平2-10333

Solnt. Cl. 5

識別配号

庁内整理番号

國公開 平成 2年(1990) 1月16日

G 02 F 1/136 H 01 L 27/04 27/12 500

7370-2H 7514-5F 7514-5F

審査請求 未請求 請求項の数 1 (全5頁)

②発明の名称 アクティブ型液晶表示素子

②特 顧 昭63-161207

Ç

20出 願 昭63(1988)6月29日

@発明者 日比野 吉高

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

70発明者 広部 俊彦

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

伽発明者 深見

誠 司

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

⑪出 顋 人 シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

砂代 理 人 弁理士 杉山 毅至

外1名

明 細 會

1. 発明の名称

アクティブ型液晶表示素子

2. 特許請求の範囲

液晶セル茘板上に、ゲート電板、半導体膜、ソース電板及びドレイン電板を有する薄膜トランジスタに並散された付加容 景楽子と、前記ドレイン電極に連結された絵楽電 極とを配列してなるアクティブ型液晶表示案子に かいて、前記付加容量素子は1対の電極間に低温 強化膜と高温盤化膜の積層膜を介在して成ること を特徴とするアクティブ型液晶表示案子。

3. 発明の詳細な説明

く産業上の利用分野>

この発明は、アクティブ型液晶表示素子の構造 に関し、特に液晶を駆動するスイッチング素子に 付加された付加容量素子の構造に関するものであ る。

く従来の技術>

近年、液晶等を用いて大容像の情報を表示する

マトリックス液晶表示素子の各絵素のスイッチング素子として薄膜トランジスタ(TFT)をガラス基板等の絶録性搭板上に配設したアクティブ型液晶表示素子が注目されている。

第6図は、従来のアクティブ型液晶表示素子の等価回路図であり、TFTのドレイン電板11に液晶の各絵素の容量CLCと付加容量Csとが並列に接続されている。この付加容量Csと下下での部分平面図を第7図に、第7図のI-I線の断面図を第8図に、第7図のI-I線の断面図を第8図に、第7図のI-I線の断面図を第9図に示す。

以下、製造工程に従って説明する。液晶セル基板となるガラス基板1の上にスパッタリングにより、1000~4000Åのタンタル(Ta)薄膜を形成し、フォトエッチング等の手法によりゲート電板2及びゲート配線をパターン形成する。このゲート電極2 およびゲート配線を陽極酸化して下部ゲート絶縁膜4を形成する。下部ゲート絶縁膜4を形成する。下部ゲート絶縁膜4を形成する。下部ゲート絶縁膜4を形成する。下部ゲート絶縁膜4を形成する。下部ゲート絶縁膜4を形成する。下部ゲート絶縁膜4を形成する。下部ゲート絶縁膜4を形成する。下部ゲート絶縁膜4を形成する。下部ゲート絶縁膜4を形成する。下部ゲート絶縁膜4を形成する。下部ゲート絶縁膜4を形成する。下部ゲート絶縁膜4を形成する。下部ゲート絶縁膜4を形成する。下部ゲート絶縁膜4を形成する。下部ゲート絶縁膜4を形成する。下部ゲートを展膜4を形成する。下部ゲートを開発する。下部がよりなる行力を開発を表現する。

C。の電極13及び付加容量パスパーを形成する。. 次に、とれらの上に全面にわたってプラズマCVD 法で、1000~5000 Å厚の登化シリコンから 成る上部ゲート絶録膜5、100~1000 A厚の アモルファスシリコン (a-Si)膜 6、および 1000~5000 A厚の窒化シリコンから成る保 **護絶録膜 7 をチャンパー内の真空を保ったまま達** 統的に堆積させる。更に、上記a-Si膜6および 保護絶縁膜7をマスクを用いたフォトエッチング でパターン化した後、これらの上に100~1000Å 厚のリン(P)をドープした nta-a-Si膜 8 および ソース・ドレイン電板用金属膜を順次堆積させ、 次いでマスクを用いたフォトエッチングでパター ン化して、ソース配線9、ソース電極10および ドレイン電板11を形成する。最後に、ドレイン 電極11に接してITOから成る絵業電極12を 形成し、これによってゲート配線3とソース配線 9 の交差点毎にTFT、絵素電極12及び絵素電 板12と付加容景用電板13の間で形成される付 加容量案子がマトリックス状に配列された液晶セ

ル基板が製作される。この液晶セル基板と他方の セル基板間に液晶を封入してツイスト配向させる ことによりアクティブ型液晶表示素子が得られる。 〈発明が解決しようとする課題〉

本発明はかかる課題を解決するためになされた もので、リークや点欠陥のないまた絶縁耐圧の高

い付加容量素子を有するアクティブ型液晶表示素 子を提供することを目的とする。

<課朝を解決するための手段>

この発明は、液晶セル差板にTFTと並散して 形成される付加容量素子の誘電体膜として成膜条件の異なる窒化シリコン膜即ち低温窒化膜と高温 窒化膜を主体とする積層膜を用いることを特徴と している。窓化シリコン膜の成膜温度としては 450で以下窒ましくは350で以下の温度で低 温窒化膜を形成し、この膜の形成温度より高い温 度で高温窒化膜を形成する。

く作 用>

との発明においては、付加容量 C_S の電極膜の 成膜温度より低い温度範囲で低温量化膜が成膜されるととより、C_S の電極膜とC_S の誘電体膜と の界面に発生する粒状の荒れが抑制され、電極膜 あるいは誘電体膜の白潤化が防止される。また、 ゲート絶縁膜と同じである高温窟化膜との積層膜 構造にすることにより、電気的耐圧の向上及び点 欠陥やリークが防止され、液晶表示素子の動作特 性を向上させる。

く実施例>

第1図は、本発明の一実施例の説明に供する薄膜トランジスタアレイの部分平面図である。第2 図は何図のIーI線の断面図である。

第1図、第2図において、1はセル茶板となる ガラス等の絶縁基板、2、3はこの絶縁茶板1上 にスパッタリングとフォトエッチングにより形成 されたゲート電極とゲートパスパー電極である。 これらの電極にはTa 金属が用いられる。このゲ ート電極2及びゲートパスパー電極3(各膜厚約 3000Å)を簡極酸化して、酸化タンタルの下 部ゲート絶線膜4(膜厚約1000Å)を形成す る。下部ゲート絶線膜4を形成した後、スパッタ リングとフォトエッチングでITO膜から成るCs 電便13(膜厚約2000Å)及びCs パスパー

を形成し、それを完全に置う形でプラズマCVD 法とフォトエッチングとにより窒化シリコン膜か ら成る下部誘電体膜14を形成する。5,6,7 **はそれぞれ上部ゲート絶線膜、アモルファスシリ** コン醇(a-Si膜)、保護絶操膜(窒化膜)であ る。これらは、プラズマCVD法により、順次積 層被障され、マスクを用いたフォトエッチングで パターン化されたものである。8,9,10,11 は、とれらの膜上に形成されたリンをドープした n+-a-Si膜(8)、Ti金属によるソースパスパ -貮板(9)、ソース電極00及びドレイン電極00であ る。とれらの電極もスパッタリング(Ti 唐の形 成)とマスクを用いたフォトエッチングでパター ン化される。12はこのドレイン電極11に接し て形成されたITOから成る絵素電極(対向電極) である。

付加容量素子における誘電体膜の形成条件の一 実施例は次の通りである。プラズマCVD法を用 い、各ガスの流量を、それぞれSiH。:100cc, NH::150cc,N::1850ccとし、ガス圧

優れた、粒子の細かい膜となっている。

第3図に成膜温度と電気的耐圧との関係を示す。
耐圧の測定は、面積2mm角のサンブルを用い、
(+)Ti電極/SiNx誘電体膜(下部3000Å、上部2000Å)/ITO(2000Å)(一)の構造で行った。との時のCs電極13の成膜温度は300℃であった。ITOの成膜温度と同じかまたはそれより低い温度で下部誘電体膜14を形成すると、ITO膜や誘電体膜に白濁現象や粒子荒れのない優れた液晶表示素子が得られた。との理由は、成膜温度が低いため、膜成長時に下地のITO膜の分解が少なく、またそれにもとづく分解In原子の誘電体膜への移行現象が少なくなるためと考えられる。

第4図、第5図に付加容量素子の誘電体14,5 の膜厚を変化させた場合の効果を示す。第4図の 斜線付棒グラフ(A)は、誘電体膜の形成温度を 350でとし、1層構造で膜厚5000Aとした 場合の耐圧分布データを示している。100V位 の耐圧しかない結果になっている。一方、同図白 カ130 pa (パスカル) , 高周波電力800Wの条件下で、低温窒化シリコン膜から成る下部誘電体膜14の成膜温度を250でとし、高温窒化シリコン膜から成る上部誘電体膜5 (ゲート絶縁膜と同一)の成膜温度を350でとした。各膜厚は、下部誘電体膜14が2000~4000Å、上部誘電体膜5が1000~4000Å、2層の膜厚は3000~8000Åである。その結果、耐圧の優れた液晶表示素子が得られた。この時の各誘電体膜14,5の特性を表1に示す。

表 1

	防電率(6)	エッチングレート
下部勝電体膜14	6. 9	18.0 (A/S)
上部勝電体膜 5	7. 1	2.0

との時のエッチング液の組成は、BHF液 (50%HF:40%NH4F=1:10)であり、室 温で行なり。表1から示されるように、下部誘電 体膜14は上部誘電体膜5に較べて軟らかく、下 地膜(との場合ITO膜)のカバーリング特性の

地の棒グラフ(B)は、下部誘電体膜14を形成温度250℃で膜厚3000Åとしその上に上部誘電体膜5を形成温度350℃で膜厚2000Å積層した2層膜構造(合計膜厚5000Å)とした場合の耐圧分布データを示している。同じ膜厚であっても、1層構造に較べて耐圧分布が大幅に改善されたことを示している。

第6図は2層構造膜で誘電体14,5の膜厚を さらに増加させた場合の結果である。下部誘電体 膜14を形成温度250℃、膜厚4000Åとし、 上部誘電体膜5として温度350℃、膜厚3500Å、 2層の合計膜厚を7500Åとした場合の耐圧分 布データを示している。2層の膜厚5000Åの 場合に較べ更に耐圧が向上し、またリークも減少 する結果となっている。

く発明の効果>

本発明は以上詳細に説明したとおり、付加容量 素子の誘電体膜として成膜条件の異なる2層の窒 化シリコン材料を主体とする膜を用いることによ り、Cs 電極と誘電体膜との界面の粒子荒れが抑

特開平2-10333 (4)

制され、耐圧的にも十分満足できる価が得られる 効果がある。


4. 図面の簡単な説明

第1図は本発明の一実施例による薄膜トランジスタを用いたアクティブ型液晶表示素子の部分平面図、第2図は第1図IーI線の断面構造図、第3図は第1図IーII線の断面構造図、第3図は第1図IIーII線の断面構造図、第3図は所定と電気の計画を表示す説明図、第4図は勝電体膜の1層構造の場合の計圧分布を示す説明図、第6図は従来のアクティブ型液晶表示素子の等価回路図、第7図は従来のアクティブ型液晶表示素子の部分平面図、第8図は第7図のIIーI線の断面構造図である。


図において、1はガラス等の絶縁基板、2はタンタルゲート電極、3はゲートパスパー、4はゲート絶縁膜(陽極酸化膜)、5はゲート絶縁膜(上部誘電体膜)、6はアモルファスシリコン


(a-Si)膜、7は保護絶縁膜、8はn⁺-a-Si
 膜、9はソースパスパー、10はソース電極、
 11はドレイン電極、12は絵素電板(ITO膜)、
 13はC_S電板、14は下部勝電体膜である。


代理人 弁理士 杉 山 数 至(他1名)





第1 図














-195-